Vi mạch - Diễn đàn Vi Mạch, Hệ Thống Nhúng, Trí Tuệ Nhân Tạo.
Trang chủ
Diễn đàn
>
THIẾT KẾ VI MẠCH
>
ASIC
>
ASIC CĂN BẢN
PROJECT ASIC
Đề tài thảo luận
Bài viết
2
9
Thiết kế Synchronous FIFO
 By: 
seongochuong29592
,
5 Tháng hai 2021
Trang 1 của 31 trang
1
←
2
3
4
5
6
→
31
Tiếp >
Sort by:
Tiêu đề
Trả lời
Đọc
Bài viết cuối ↑
Thế nào là ASIC?
Lu ROm
,
30 Tháng một 2015
Trả lời:
0
Đọc:
2,450
Lu ROm
30 Tháng một 2015
Hướng dẫn
Giới thiệu các bạn các thuật ngữ thường gặp
Roc Tò Mò
,
28 Tháng ba 2015
Trả lời:
0
Đọc:
2,357
Roc Tò Mò
28 Tháng ba 2015
Luồng thiết kế ASIC trong thiết kế vi mạch
Lu ROm
,
2 Tháng sáu 2016
Trả lời:
0
Đọc:
2,665
Lu ROm
2 Tháng sáu 2016
USB 3.0 Technology Training slides
duongnt
,
9 Tháng ba 2017
Trả lời:
0
Đọc:
758
duongnt
9 Tháng ba 2017
Chia sẻ SPI Controller based on Wishbone bus.
duongnt
,
12 Tháng ba 2017
Trả lời:
0
Đọc:
915
duongnt
12 Tháng ba 2017
[MIT Lecture] Hardware Architectures for Deep Neural Networks
duongnt
,
12 Tháng ba 2017
Trả lời:
0
Đọc:
996
duongnt
12 Tháng ba 2017
Mời tham gia dự án vi mạch opensource Quad SPI Flash controller
duongnt
,
12 Tháng ba 2017
Trả lời:
1
Đọc:
1,853
Lu ROm
13 Tháng ba 2017
Advanced Systemverilog UVM Courses
duongnt
,
13 Tháng ba 2017
Trả lời:
0
Đọc:
843
duongnt
13 Tháng ba 2017
AES-128bit Hardware Design.
duongnt
,
31 Tháng ba 2017
Trả lời:
3
Đọc:
858
Lu ROm
3 Tháng tư 2017
SystemVerilog Testbench Workshop [Synopsis]
duongnt
,
3 Tháng tư 2017
Trả lời:
0
Đọc:
980
duongnt
3 Tháng tư 2017
EE114 Fundamentals of Analog Integrated Circuit Design.
duongnt
,
8 Tháng tư 2017
Trả lời:
0
Đọc:
1,057
duongnt
8 Tháng tư 2017
SystemVerilog verification UVM 1.1 Workshop [Synopsis]
duongnt
,
9 Tháng tư 2017
Trả lời:
0
Đọc:
1,510
duongnt
9 Tháng tư 2017
Chia sẻ RV12 RISC-V Processor Project.
duongnt
,
15 Tháng tư 2017
Trả lời:
0
Đọc:
913
duongnt
15 Tháng tư 2017
UVM Cookbook Complete Verification Academy
duongnt
,
26 Tháng tư 2017
Trả lời:
0
Đọc:
987
duongnt
26 Tháng tư 2017
Design Compiler Workshop 2012
duongnt
,
3 Tháng năm 2017
Trả lời:
0
Đọc:
849
duongnt
3 Tháng năm 2017
Chia sẻ cadence IC614 Virtual Machine cho Analog design
duongnt
,
4 Tháng sáu 2017
Trả lời:
0
Đọc:
1,503
duongnt
4 Tháng sáu 2017
[Book] RTL Design Style Guide For Verilog HDL
duongnt
,
22 Tháng sáu 2017
Trả lời:
0
Đọc:
1,262
duongnt
22 Tháng sáu 2017
[Book] SystemVerilog for Verification Third Edition
duongnt
,
6 Tháng bảy 2017
Trả lời:
0
Đọc:
1,204
duongnt
6 Tháng bảy 2017
Quá trình tổng hợp (synthesis) trong thiết kế vi mạch
Lu ROm
,
10 Tháng bảy 2017
Trả lời:
0
Đọc:
1,616
Lu ROm
10 Tháng bảy 2017
[Book] 100 Power Tips for FPGA Designers
duongnt
,
11 Tháng bảy 2017
Trả lời:
0
Đọc:
865
duongnt
11 Tháng bảy 2017
Hiển thị chủ đề từ 1 đến 20 của 610
Tùy chọn hiển thị chủ đề
Xếp chủ đề theo:
Lần gửi bài cuối
Thời gian tạo chủ đề
Tiêu đề (sắp xếp ABC)
Số lượng trả lời
Số lượt xem
Bài viết đầu được yêu thích
Xếp chủ đề kiểu:
Thứ tự giảm dần
Thứ tự tăng dần
Tiền tố:
(Mọi)
Bài học
Drive
Hướng dẫn
Tổng hợp
Tài Liệu
Đang tải...
(Bạn phải Đăng nhập hoặc Đăng ký để đăng bài viết)
Show Ignored Content
Trang 1 của 31 trang
1
←
2
3
4
5
6
→
31
Tiếp >
Login with Facebook
Log in with Google
Tên tài khoản hoặc địa chỉ Email:
Bạn đã có tài khoản rồi?
Tích vào đây để đăng ký
Vâng, Mật khẩu của tôi là:
Bạn đã quên mật khẩu?
Duy trì trạng thái đăng nhập
Vi mạch - Diễn đàn Vi Mạch, Hệ Thống Nhúng, Trí Tuệ Nhân Tạo.
Trang chủ
Diễn đàn
>
THIẾT KẾ VI MẠCH
>
ASIC
>
Trang chủ
Diễn đàn
Diễn đàn
Liên kết nhanh
Recent Posts
Thành viên
Thành viên
Liên kết nhanh
Notable Members
Đang truy cập
Hoạt động gần đây
New Profile Posts
Menu
Đăng nhập hoặc Đăng ký