ASIC CĂN BẢN

  1. PROJECT ASIC

    Đề tài thảo luận
    Bài viết
    2
    9
    Thiết kế Synchronous FIFO  By: seongochuong29592, 5 Tháng hai 2021
Trang 1 của 31 trang
Sort by:
Tiêu đề
Trả lời Đọc ↓
Bài viết cuối
  1. Lu ROm

    Bài học Lý thuyết về CRC và mạch tính CRC nối tiếp

    Lu ROm, 4 Tháng mười một 2017
    Trả lời:
    0
    Đọc:
    11,333
    Lu ROm
    4 Tháng mười một 2017
  2. duongnt

    Cài đặt QUESTASIM SE 10.2C, UVM trên window.

    duongnt, 30 Tháng bảy 2017
    Trả lời:
    0
    Đọc:
    3,791
    duongnt
    30 Tháng bảy 2017
  3. Lu ROm

    Physical Design Flow II: Floorplanning và Netlist

    Lu ROm, 21 Tháng một 2018
    Trả lời:
    0
    Đọc:
    3,330
    Lu ROm
    21 Tháng một 2018
  4. Lu ROm

    [STA] Sự khác nhau trong kiểm tra timing cho Flip-Flop và Latch

    Lu ROm, 2 Tháng tám 2018
    Trả lời:
    0
    Đọc:
    3,211
    Lu ROm
    2 Tháng tám 2018
  5. Lu ROm

    Bài học [STA] Tổng quan về phân tích timing tĩnh

    Lu ROm, 11 Tháng bảy 2018
    Trả lời:
    0
    Đọc:
    2,867
    Lu ROm
    11 Tháng bảy 2018
  6. Lu ROm

    Luồng thiết kế ASIC trong thiết kế vi mạch

    Lu ROm, 2 Tháng sáu 2016
    Trả lời:
    0
    Đọc:
    2,665
    Lu ROm
    2 Tháng sáu 2016
  7. Lu ROm

    Sơ lược về độ trể (Delay) trong thiết kế ASIC

    Lu ROm, 11 Tháng chín 2017
    Trả lời:
    0
    Đọc:
    2,528
    Lu ROm
    11 Tháng chín 2017
  8. Lu ROm

    Thế nào là ASIC?

    Lu ROm, 30 Tháng một 2015
    Trả lời:
    0
    Đọc:
    2,450
    Lu ROm
    30 Tháng một 2015
  9. Roc Tò Mò

    Hướng dẫn Giới thiệu các bạn các thuật ngữ thường gặp

    Roc Tò Mò, 28 Tháng ba 2015
    Trả lời:
    0
    Đọc:
    2,357
    Roc Tò Mò
    28 Tháng ba 2015
  10. Lu ROm

    Bài học Hướng dẫn tạo testbench tự kiểm tra thiết kế bằng Verilog, System Verilog

    Lu ROm, 5 Tháng bảy 2018
    Trả lời:
    1
    Đọc:
    2,304
    ngochuyen1801
    14 Tháng mười hai 2020
  11. Lu ROm

    Bài học [STA] Các thông số của clock trong phân tích timing

    Lu ROm, 11 Tháng bảy 2018
    Trả lời:
    3
    Đọc:
    1,960
    vtnh1992
    17 Tháng mười hai 2020
  12. duongnt

    Mời tham gia dự án vi mạch opensource Quad SPI Flash controller

    duongnt, 12 Tháng ba 2017
    Trả lời:
    1
    Đọc:
    1,853
    Lu ROm
    13 Tháng ba 2017
  13. Lu ROm

    Bài học Hướng dẫn cài đặt và chạy mô phỏng cơ bản với Questa SIM

    Lu ROm, 5 Tháng bảy 2018
    Trả lời:
    0
    Đọc:
    1,763
    Lu ROm
    5 Tháng bảy 2018
  14. duongnt

    [BOOK] A PRACTICAL GUIDE TO ADOPTING THE UNIVERSAL VERIFICATION METHODOLOGY (UVM)

    duongnt, 28 Tháng bảy 2017
    Trả lời:
    0
    Đọc:
    1,657
    duongnt
    28 Tháng bảy 2017
  15. Lu ROm

    Quá trình tổng hợp (synthesis) trong thiết kế vi mạch

    Lu ROm, 10 Tháng bảy 2017
    Trả lời:
    0
    Đọc:
    1,616
    Lu ROm
    10 Tháng bảy 2017
  16. Lu ROm

    Tổng quan về Timing Analysis trong ASIC

    Lu ROm, 11 Tháng chín 2017
    Trả lời:
    0
    Đọc:
    1,614
    Lu ROm
    11 Tháng chín 2017
  17. duongnt

    SystemVerilog verification UVM 1.1 Workshop [Synopsis]

    duongnt, 9 Tháng tư 2017
    Trả lời:
    0
    Đọc:
    1,510
    duongnt
    9 Tháng tư 2017
  18. duongnt

    Chia sẻ cadence IC614 Virtual Machine cho Analog design

    duongnt, 4 Tháng sáu 2017
    Trả lời:
    0
    Đọc:
    1,503
    duongnt
    4 Tháng sáu 2017
  19. Lu ROm

    INTEL LÀM RA CHIP 22NM NHƯ THẾ NÀO?

    Lu ROm, 20 Tháng tám 2017
    Trả lời:
    0
    Đọc:
    1,464
    Lu ROm
    20 Tháng tám 2017
  20. Lu ROm

    [STA] Tính toán độ trễ (delay) trong STA

    Lu ROm, 26 Tháng bảy 2018
    Trả lời:
    7
    Đọc:
    1,430
    seongochuong29592
    29 Tháng mười hai 2020
Hiển thị chủ đề từ 1 đến 20 của 610

Tùy chọn hiển thị chủ đề

Đang tải...
Trang 1 của 31 trang