Vi mạch - Diễn đàn Vi Mạch, Hệ Thống Nhúng, Trí Tuệ Nhân Tạo.
Trang chủ
Diễn đàn
>
THIẾT KẾ VI MẠCH
>
ASIC
>
ASIC CĂN BẢN
PROJECT ASIC
Đề tài thảo luận
Bài viết
2
9
Thiết kế Synchronous FIFO
 By: 
seongochuong29592
,
5 Tháng hai 2021
Trang 1 của 31 trang
1
←
2
3
4
5
6
→
31
Tiếp >
Sort by:
Tiêu đề
Trả lời
Đọc ↓
Bài viết cuối
Bài học
Lý thuyết về CRC và mạch tính CRC nối tiếp
Lu ROm
,
4 Tháng mười một 2017
Trả lời:
0
Đọc:
11,333
Lu ROm
4 Tháng mười một 2017
Cài đặt QUESTASIM SE 10.2C, UVM trên window.
duongnt
,
30 Tháng bảy 2017
Trả lời:
0
Đọc:
3,791
duongnt
30 Tháng bảy 2017
Physical Design Flow II: Floorplanning và Netlist
Lu ROm
,
21 Tháng một 2018
Trả lời:
0
Đọc:
3,330
Lu ROm
21 Tháng một 2018
[STA] Sự khác nhau trong kiểm tra timing cho Flip-Flop và Latch
Lu ROm
,
2 Tháng tám 2018
Trả lời:
0
Đọc:
3,211
Lu ROm
2 Tháng tám 2018
Bài học
[STA] Tổng quan về phân tích timing tĩnh
Lu ROm
,
11 Tháng bảy 2018
Trả lời:
0
Đọc:
2,867
Lu ROm
11 Tháng bảy 2018
Luồng thiết kế ASIC trong thiết kế vi mạch
Lu ROm
,
2 Tháng sáu 2016
Trả lời:
0
Đọc:
2,665
Lu ROm
2 Tháng sáu 2016
Sơ lược về độ trể (Delay) trong thiết kế ASIC
Lu ROm
,
11 Tháng chín 2017
Trả lời:
0
Đọc:
2,528
Lu ROm
11 Tháng chín 2017
Thế nào là ASIC?
Lu ROm
,
30 Tháng một 2015
Trả lời:
0
Đọc:
2,450
Lu ROm
30 Tháng một 2015
Hướng dẫn
Giới thiệu các bạn các thuật ngữ thường gặp
Roc Tò Mò
,
28 Tháng ba 2015
Trả lời:
0
Đọc:
2,357
Roc Tò Mò
28 Tháng ba 2015
Bài học
Hướng dẫn tạo testbench tự kiểm tra thiết kế bằng Verilog, System Verilog
Lu ROm
,
5 Tháng bảy 2018
Trả lời:
1
Đọc:
2,304
ngochuyen1801
14 Tháng mười hai 2020
Bài học
[STA] Các thông số của clock trong phân tích timing
Lu ROm
,
11 Tháng bảy 2018
Trả lời:
3
Đọc:
1,960
vtnh1992
17 Tháng mười hai 2020
Mời tham gia dự án vi mạch opensource Quad SPI Flash controller
duongnt
,
12 Tháng ba 2017
Trả lời:
1
Đọc:
1,853
Lu ROm
13 Tháng ba 2017
Bài học
Hướng dẫn cài đặt và chạy mô phỏng cơ bản với Questa SIM
Lu ROm
,
5 Tháng bảy 2018
Trả lời:
0
Đọc:
1,763
Lu ROm
5 Tháng bảy 2018
[BOOK] A PRACTICAL GUIDE TO ADOPTING THE UNIVERSAL VERIFICATION METHODOLOGY (UVM)
duongnt
,
28 Tháng bảy 2017
Trả lời:
0
Đọc:
1,657
duongnt
28 Tháng bảy 2017
Quá trình tổng hợp (synthesis) trong thiết kế vi mạch
Lu ROm
,
10 Tháng bảy 2017
Trả lời:
0
Đọc:
1,616
Lu ROm
10 Tháng bảy 2017
Tổng quan về Timing Analysis trong ASIC
Lu ROm
,
11 Tháng chín 2017
Trả lời:
0
Đọc:
1,614
Lu ROm
11 Tháng chín 2017
SystemVerilog verification UVM 1.1 Workshop [Synopsis]
duongnt
,
9 Tháng tư 2017
Trả lời:
0
Đọc:
1,510
duongnt
9 Tháng tư 2017
Chia sẻ cadence IC614 Virtual Machine cho Analog design
duongnt
,
4 Tháng sáu 2017
Trả lời:
0
Đọc:
1,503
duongnt
4 Tháng sáu 2017
INTEL LÀM RA CHIP 22NM NHƯ THẾ NÀO?
Lu ROm
,
20 Tháng tám 2017
Trả lời:
0
Đọc:
1,464
Lu ROm
20 Tháng tám 2017
[STA] Tính toán độ trễ (delay) trong STA
Lu ROm
,
26 Tháng bảy 2018
Trả lời:
7
Đọc:
1,430
seongochuong29592
29 Tháng mười hai 2020
Hiển thị chủ đề từ 1 đến 20 của 610
Tùy chọn hiển thị chủ đề
Xếp chủ đề theo:
Lần gửi bài cuối
Thời gian tạo chủ đề
Tiêu đề (sắp xếp ABC)
Số lượng trả lời
Số lượt xem
Bài viết đầu được yêu thích
Xếp chủ đề kiểu:
Thứ tự giảm dần
Thứ tự tăng dần
Tiền tố:
(Mọi)
Bài học
Drive
Hướng dẫn
Tổng hợp
Tài Liệu
Đang tải...
(Bạn phải Đăng nhập hoặc Đăng ký để đăng bài viết)
Show Ignored Content
Trang 1 của 31 trang
1
←
2
3
4
5
6
→
31
Tiếp >
Login with Facebook
Log in with Google
Tên tài khoản hoặc địa chỉ Email:
Bạn đã có tài khoản rồi?
Tích vào đây để đăng ký
Vâng, Mật khẩu của tôi là:
Bạn đã quên mật khẩu?
Duy trì trạng thái đăng nhập
Vi mạch - Diễn đàn Vi Mạch, Hệ Thống Nhúng, Trí Tuệ Nhân Tạo.
Trang chủ
Diễn đàn
>
THIẾT KẾ VI MẠCH
>
ASIC
>
Trang chủ
Diễn đàn
Diễn đàn
Liên kết nhanh
Recent Posts
Thành viên
Thành viên
Liên kết nhanh
Notable Members
Đang truy cập
Hoạt động gần đây
New Profile Posts
Menu
Đăng nhập hoặc Đăng ký