Vi mạch - Diễn đàn Vi Mạch, Hệ Thống Nhúng, Trí Tuệ Nhân Tạo.
Trang chủ
Diễn đàn
>
THIẾT KẾ VI MẠCH
>
FPGA
>
PROJECT FPGA
Sort by:
Tiêu đề
Trả lời
Đọc
Bài viết cuối ↓
Bài 1 - Lõi IP điều khiển bộ nhớ EEPROM AT93C46 có giao tiếp APB
Lu ROm
,
4 Tháng mười một 2017
Trả lời:
2
Đọc:
787
Lu ROm
8 Tháng mười hai 2017
Drive
Chia sẻ tài liệu hướng dẫn code Verilog, VHDL trên kit Altera De2
Lu ROm
,
23 Tháng chín 2017
Trả lời:
0
Đọc:
874
Lu ROm
23 Tháng chín 2017
Cần gợi ý để làm đồ án
tung260
,
30 Tháng năm 2016
Trả lời:
1
Đọc:
847
Lu ROm
30 Tháng năm 2016
[NIOS 2] Code hoàn chỉnh các chương của cuốn Embedded System – Pong Chu
Lu ROm
,
27 Tháng mười 2015
Trả lời:
0
Đọc:
1,451
Lu ROm
27 Tháng mười 2015
Project đồng hồ số trên FPGA dùng verilog
Lu ROm
,
14 Tháng sáu 2015
Trả lời:
0
Đọc:
2,507
Lu ROm
14 Tháng sáu 2015
Hiển thị chủ đề từ 1 đến 5 của 5
Tùy chọn hiển thị chủ đề
Xếp chủ đề theo:
Lần gửi bài cuối
Thời gian tạo chủ đề
Tiêu đề (sắp xếp ABC)
Số lượng trả lời
Số lượt xem
Bài viết đầu được yêu thích
Xếp chủ đề kiểu:
Thứ tự giảm dần
Thứ tự tăng dần
Tiền tố:
(Mọi)
Bài học
Drive
Hướng dẫn
Tổng hợp
Tài Liệu
Đang tải...
(Bạn phải Đăng nhập hoặc Đăng ký để đăng bài viết)
Show Ignored Content
Login with Facebook
Log in with Google
Tên tài khoản hoặc địa chỉ Email:
Bạn đã có tài khoản rồi?
Tích vào đây để đăng ký
Vâng, Mật khẩu của tôi là:
Bạn đã quên mật khẩu?
Duy trì trạng thái đăng nhập
Vi mạch - Diễn đàn Vi Mạch, Hệ Thống Nhúng, Trí Tuệ Nhân Tạo.
Trang chủ
Diễn đàn
>
THIẾT KẾ VI MẠCH
>
FPGA
>
Trang chủ
Diễn đàn
Diễn đàn
Liên kết nhanh
Recent Posts
Thành viên
Thành viên
Liên kết nhanh
Notable Members
Đang truy cập
Hoạt động gần đây
New Profile Posts
Menu
Đăng nhập hoặc Đăng ký