Nhờ anh em giúp mình với, mình có mài tập lớn môn thiết kế logic số 6. Thiết kế thanh ghi dịch đồng bộ nối tiếp 4 bit sang bên trái, với đầu vào nối tiếp SL, hỗ trợ tín hiệu Reset không đồng bộ và tín hiệu Enable. Anh em làm giúp mình với mình xin hậu tạ SĐT 01648520038 ạ
bạn ơi cho mình xin SSĐT được ko? Dể mình nhờ bạn làm giúp minh bài tập lớn với và hậu tạ ạ. Mình cảm ơn Bạn nhé.