Vi mạch - Diễn đàn Vi Mạch, Hệ Thống Nhúng, Trí Tuệ Nhân Tạo.
Trang chủ
Diễn đàn
>
THIẾT KẾ VI MẠCH
>
ASIC
>
ASIC CĂN BẢN
PROJECT ASIC
Đề tài thảo luận
Bài viết
2
3
Thiết kế Synchronous FIFO
 By: 
Lu ROm
,
26 Tháng tám 2017
Trang 2 của 3 trang
< Trước
1
2
3
Tiếp >
Sort by:
Tiêu đề
Trả lời
Đọc
Bài viết cuối ↓
[Book] Deep Learning MIT
duongnt
,
25 Tháng tám 2017
Trả lời:
0
Đọc:
1,402
duongnt
25 Tháng tám 2017
INTEL LÀM RA CHIP 22NM NHƯ THẾ NÀO?
Lu ROm
,
20 Tháng tám 2017
Trả lời:
0
Đọc:
2,511
Lu ROm
20 Tháng tám 2017
[Synopsis Lecture] Introduction to SystemVerilog for Testbench
duongnt
,
4 Tháng tám 2017
Trả lời:
0
Đọc:
1,818
duongnt
4 Tháng tám 2017
[Book] Computer Architecture A Quantitative Approach 5th (2011)
duongnt
,
31 Tháng bảy 2017
Trả lời:
0
Đọc:
1,621
duongnt
31 Tháng bảy 2017
Hướng dẫn chạy QuestaSim dùng command line (batch-mode) trên window
duongnt
,
30 Tháng bảy 2017
Trả lời:
0
Đọc:
3,254
duongnt
30 Tháng bảy 2017
Cài đặt QUESTASIM SE 10.2C, UVM trên window.
duongnt
,
30 Tháng bảy 2017
Trả lời:
0
Đọc:
5,566
duongnt
30 Tháng bảy 2017
[BOOK] A PRACTICAL GUIDE TO ADOPTING THE UNIVERSAL VERIFICATION METHODOLOGY (UVM)
duongnt
,
28 Tháng bảy 2017
Trả lời:
0
Đọc:
2,476
duongnt
28 Tháng bảy 2017
[BOOK] COMPUTER ARITHMETIC ALGORITHMS AND HARDWARE DESIGNS-OXFORD UNIVERSITY PRESS (2010)
duongnt
,
25 Tháng bảy 2017
Trả lời:
0
Đọc:
1,561
duongnt
25 Tháng bảy 2017
[Book] 100 Power Tips for FPGA Designers
duongnt
,
11 Tháng bảy 2017
Trả lời:
0
Đọc:
1,339
duongnt
11 Tháng bảy 2017
Quá trình tổng hợp (synthesis) trong thiết kế vi mạch
Lu ROm
,
10 Tháng bảy 2017
Trả lời:
0
Đọc:
3,629
Lu ROm
10 Tháng bảy 2017
[Book] SystemVerilog for Verification Third Edition
duongnt
,
6 Tháng bảy 2017
Trả lời:
0
Đọc:
1,828
duongnt
6 Tháng bảy 2017
[Book] RTL Design Style Guide For Verilog HDL
duongnt
,
22 Tháng sáu 2017
Trả lời:
0
Đọc:
2,547
duongnt
22 Tháng sáu 2017
Chia sẻ cadence IC614 Virtual Machine cho Analog design
duongnt
,
4 Tháng sáu 2017
Trả lời:
0
Đọc:
3,255
duongnt
4 Tháng sáu 2017
Design Compiler Workshop 2012
duongnt
,
3 Tháng năm 2017
Trả lời:
0
Đọc:
1,368
duongnt
3 Tháng năm 2017
UVM Cookbook Complete Verification Academy
duongnt
,
26 Tháng tư 2017
Trả lời:
0
Đọc:
1,742
duongnt
26 Tháng tư 2017
Chia sẻ RV12 RISC-V Processor Project.
duongnt
,
15 Tháng tư 2017
Trả lời:
0
Đọc:
2,265
duongnt
15 Tháng tư 2017
SystemVerilog verification UVM 1.1 Workshop [Synopsis]
duongnt
,
9 Tháng tư 2017
Trả lời:
0
Đọc:
2,531
duongnt
9 Tháng tư 2017
EE114 Fundamentals of Analog Integrated Circuit Design.
duongnt
,
8 Tháng tư 2017
Trả lời:
0
Đọc:
2,105
duongnt
8 Tháng tư 2017
SystemVerilog Testbench Workshop [Synopsis]
duongnt
,
3 Tháng tư 2017
Trả lời:
0
Đọc:
1,982
duongnt
3 Tháng tư 2017
AES-128bit Hardware Design.
duongnt
,
31 Tháng ba 2017
Trả lời:
3
Đọc:
1,553
Lu ROm
3 Tháng tư 2017
Hiển thị chủ đề từ 21 đến 40 của 48
Tùy chọn hiển thị chủ đề
Xếp chủ đề theo:
Lần gửi bài cuối
Thời gian tạo chủ đề
Tiêu đề (sắp xếp ABC)
Số lượng trả lời
Số lượt xem
Bài viết đầu được yêu thích
Xếp chủ đề kiểu:
Thứ tự giảm dần
Thứ tự tăng dần
Tiền tố:
(Mọi)
Bài học
Drive
Hướng dẫn
Tổng hợp
Tài Liệu
Đang tải...
(Bạn phải Đăng nhập hoặc Đăng ký để đăng bài viết)
Show Ignored Content
Trang 2 của 3 trang
< Trước
1
2
3
Tiếp >
Login with Facebook
Log in with Google
Tên tài khoản hoặc địa chỉ Email:
Bạn đã có tài khoản rồi?
Tích vào đây để đăng ký
Vâng, Mật khẩu của tôi là:
Bạn đã quên mật khẩu?
Duy trì trạng thái đăng nhập
Vi mạch - Diễn đàn Vi Mạch, Hệ Thống Nhúng, Trí Tuệ Nhân Tạo.
Trang chủ
Diễn đàn
>
THIẾT KẾ VI MẠCH
>
ASIC
>
Trang chủ
Diễn đàn
Diễn đàn
Liên kết nhanh
Recent Posts
Thành viên
Thành viên
Liên kết nhanh
Notable Members
Đang truy cập
Hoạt động gần đây
New Profile Posts
Menu
Đăng nhập hoặc Đăng ký