code verilog led 7 đoạn hiển thị từ 0 đến 9

[HUFI]

Mạch chia tần thì các bạn có thể xem thêm tại đâyhttp://vimach.net/threads/chia-tan-so-tren-fpga.142/#post-1667
module dem09(clk_1hz,reset,Q);
input clk_1hz,reset;
output [3:0] Q;
reg [3:0] Q;
reg [3:0] counter;
always @(posedge reset or posedge clk_1hz)
begin
if (reset == 1'b1)
begin
counter <= 0;
Q = 4'b0000;
end
else
begin
counter <= counter + 1;
Q = counter;
if (counter == 4'b1010)
begin
counter <= 4'b0000;
Q = 4'b0000;
end
end

end
endmodule

 

[HUFI]

giải mã hex sang bcd để hiển thị led 7 đoạn

module mux38(I,O);
input [3:0] I;
output [6:0] O;
reg [6:0] O;
always @(I)
begin
case (I)
4'b0000: O=7'b0111111;
4'b0001: O=7'b0000110;
4'b0010: O=7'b1011011;
4'b0011: O=7'b1001111;
4'b0100: O=7'b1100110;
4'b0101: O=7'b1101101;
4'b0110: O=7'b1111101;
4'b0111: O=7'b0000111;
4'b1000: O=7'b1111111;
4'b1001: O=7'b1101111;
default: O=7'b0000000;
endcase
end

endmodule

 

[Lu ROm]

giải mã hex sang bcd để hiển thị led 7 đoạn

module mux38(I,O);
input [3:0] I;
output [6:0] O;
reg [6:0] O;
always @(I)
begin
case (I)
4'b0000: O=7'b0111111;
4'b0001: O=7'b0000110;
4'b0010: O=7'b1011011;
4'b0011: O=7'b1001111;
4'b0100: O=7'b1100110;
4'b0101: O=7'b1101101;
4'b0110: O=7'b1111101;
4'b0111: O=7'b0000111;
4'b1000: O=7'b1111111;
4'b1001: O=7'b1101111;
default: O=7'b0000000;
endcase
end

endmodule

thank bạn, cố gắng nha

 

[HUFI]

thank bạn, cố gắng nha

hì..em cũng mới học về verilog à..mà e thấy thích lắm nên bik dc j thì chia sẽ v mà...
Sẵn tiện a có quyển tài liệu nào để học tốt môn này không share e với

 

[Lu ROm]

hì..em cũng mới học về verilog à..mà e thấy thích lắm nên bik dc j thì chia sẽ v mà...
Sẵn tiện a có quyển tài liệu nào để học tốt môn này không share e với

liên hẹ face dưới chữ ký mình nha, có gì chia sẻ mọi gnuwoif là mình vui rồi