- ModelSim là chương trình mô phỏng và debug cho các thiết kế ASIC và FPGA cực kỳ mạnh mẽ và hiệu quả, khi thiết kế FPGA chúng ta có thể dùng Modelsim để mô phỏng, kiểm tra, test chương trình…
- ModelSim là môi trường debug cho các ngôn ngữ như Verilog HDL, VHDL, System C. ModelSim hiện nay có các phiên bản là PE,LE,SE,XE. ModelSim PE và LE dùng cho các thiết kế nhỏ và trung bình, trong khi bản SE dùng cho các thiết kế FPGA lớn hơn. Các phiên bản PE và SE có trả phí, phiên bản XE và phiên bản Student Edition là miễn phí.
Các bạn có thể đăng ký và download tại :
http://www.model.com
Hướng dẫn sử dụng.
- Đây là giao diện chương trình sau khi khởi động.
- Để bắt đầu chúng ta có thể mở các Project đã tạo trước đó hoặc là tạo Project mới
+ Mở Project trước đó: vào File → Open
+ Tạo Project trước đó: vào File → New → Project
- Chương trình sẽ mở ra cửa sổ Add items to the Project ta chọn Add Existing File nếu chúng ta đã có sẵn file chương trình cần đưa vào project hoặc sẽ chọn Create New File 1 để tạo 1 file chương trình mới 2.
- Ở đây chọn Open New File, một cửa sổ hiện ra ta điều file name và thay đổi ngôn ngữ là Verilog.
Một cửa sổ mới hiện ra, của ta sẽ soạn thảo chương trình Verilog hoặc testbench ở phần bên phải như hình dưới
- Sau khi đã soạn thảo xong chương trình hoặc thêm các file chương trình đã có sẵn vào thiết kế ta tiến hành dịch chương trình bằng cách mào menu Compile → Compile All hoặc click vào nút lệnh Compile All trên thanh công cụ.
- Ta thấy phía dưới cùng của giao diện có khung Transcript, đây là nơi thông báo kết quả ta chạy chương trình, thông báo lỗi ,ta có thể click đôi chuột vào ngay dòng báo lỗi để xem thông tin chi tiết về lỗi gặp phải.
- Trên đây là cách mô phỏng thủ công. Trong bài này, để thuận tiện cho việc mô phỏng chúng ta sử dụng các lệnh trong khung Transcipt để phục vụ cho quá trình mô phỏng nhanh và thuận tiện hơn.
- Đầu tiên chúng ta tạo ra 1 folder lưu trong máy tính chứa 2 folder con như hình dưới:
- Trong rtl folder chúng ta sẽ lưu RTL coding, trong sim folder chúng ta sẽ lưu Testbench mô phỏng và TCL file có tên là run.tcl, lệnh mà ta sẽ chạy trong Transcript.
- Sau khi tạo xong vào File ->Change Directory chọn đến thư mục sim đã tạo ở trên.
- Ở cửa sổ Transcipt ta nhấn do run.tcl, ngay sau đó cửa sổ ware sẻ hiện ra kết quả của dạng sóng tín hiệu.
- ModelSim là môi trường debug cho các ngôn ngữ như Verilog HDL, VHDL, System C. ModelSim hiện nay có các phiên bản là PE,LE,SE,XE. ModelSim PE và LE dùng cho các thiết kế nhỏ và trung bình, trong khi bản SE dùng cho các thiết kế FPGA lớn hơn. Các phiên bản PE và SE có trả phí, phiên bản XE và phiên bản Student Edition là miễn phí.
Các bạn có thể đăng ký và download tại :
http://www.model.com
Hướng dẫn sử dụng.
- Đây là giao diện chương trình sau khi khởi động.
- Để bắt đầu chúng ta có thể mở các Project đã tạo trước đó hoặc là tạo Project mới
+ Mở Project trước đó: vào File → Open
+ Tạo Project trước đó: vào File → New → Project
- Chương trình sẽ mở ra cửa sổ Add items to the Project ta chọn Add Existing File nếu chúng ta đã có sẵn file chương trình cần đưa vào project hoặc sẽ chọn Create New File 1 để tạo 1 file chương trình mới 2.
- Ở đây chọn Open New File, một cửa sổ hiện ra ta điều file name và thay đổi ngôn ngữ là Verilog.
Một cửa sổ mới hiện ra, của ta sẽ soạn thảo chương trình Verilog hoặc testbench ở phần bên phải như hình dưới
- Sau khi đã soạn thảo xong chương trình hoặc thêm các file chương trình đã có sẵn vào thiết kế ta tiến hành dịch chương trình bằng cách mào menu Compile → Compile All hoặc click vào nút lệnh Compile All trên thanh công cụ.
- Ta thấy phía dưới cùng của giao diện có khung Transcript, đây là nơi thông báo kết quả ta chạy chương trình, thông báo lỗi ,ta có thể click đôi chuột vào ngay dòng báo lỗi để xem thông tin chi tiết về lỗi gặp phải.
- Trên đây là cách mô phỏng thủ công. Trong bài này, để thuận tiện cho việc mô phỏng chúng ta sử dụng các lệnh trong khung Transcipt để phục vụ cho quá trình mô phỏng nhanh và thuận tiện hơn.
- Đầu tiên chúng ta tạo ra 1 folder lưu trong máy tính chứa 2 folder con như hình dưới:
- Trong rtl folder chúng ta sẽ lưu RTL coding, trong sim folder chúng ta sẽ lưu Testbench mô phỏng và TCL file có tên là run.tcl, lệnh mà ta sẽ chạy trong Transcript.
- Sau khi tạo xong vào File ->Change Directory chọn đến thư mục sim đã tạo ở trên.
- Ở cửa sổ Transcipt ta nhấn do run.tcl, ngay sau đó cửa sổ ware sẻ hiện ra kết quả của dạng sóng tín hiệu.